龙芯中科技术有限公司副总工程师王峰博士日前受聘为可编程芯片与系统研究室客座研究员，4月25日下午，聘任仪式在科电大厦1007报告厅举行，相关专业科研人员和研究生40余人参加了大会。

聘任仪式上，可编程芯片与系统研究室主任杨海钢研究员介绍了王峰博士的履历、研究成果和工程业绩，宣布了聘任决定，并为王峰博士颁发聘任证书。王峰博士表示此前已和研究室有长期深入的项目合作和交流，受聘客座研究员后，将继续协助指导并管理研究室在锁相环、时钟网络及高速数据接口设计方面的科研任务，以推进“慧芯”系列可编程逻辑芯片进一步向高性能、高可靠性、产品化方向发展。

仪式结束后，王峰博士为在座的科研工作人员和研究生作了题为“集成电路时钟电路设计：锁相环及其它”的精彩报告。以锁相环(PLL)为核心的时钟设计技术一直是高性能集成电路设计里的热门方向，也是提升整体芯片性能及功能的核心技术之一，是CPU、FPGA等高性能芯片的心脏，也是无线通讯芯片、高速接口IO及AD/DA芯片中的核心模块。王峰博士从锁相环的分类开始，简要说明了电路中分频器、振荡器模块的设计，介绍了锁相环的稳定性分析、噪声分析及仿真，并提出了ADAPTIVE时钟的设计。报告后，王峰博士和相关专业人员进行了深入的讨论和交流。

王峰博士先后在北京大学物理系和美国普渡大学获得硕士和博士学位，曾在英特尔公司从事时钟和锁相环的设计，并在中科院计算所龙芯从事CPU领域时钟系统、高速IO及高性能内存等全定制模块研发工作。近期与电子所合作设计的高性能超宽范围低噪声锁相环成功应用于“慧芯二号”芯片中。（十一室 黄志洪）